San Jose (USA) – All’Embedded Processor Forum Via ha svelato i dettagli su C5J Esther, un processore a basso consumo di nuova generazione che conterrà funzionalità per proteggere le informazioni e le transazioni di e-commerce.
Parente stretto di Eden-N , Esther consumerà circa la metà rispetto al proprio predecessore e raggiungerà frequenze di clock di 2 GHz e superiori. Questo nuovo chip rappresenta il più ambizioso tentativo di VIA di estendere l’architettura x86 all’elettronica di consumo, al mondo delle soluzioni embedded e a quello dei dispositivi mobili, un settore oggi dominato dalle CPU RISC.
Il nuovo core verrà realizzato da IBM nella fabbrica di East Fishkill, a New York, con il suo processo produttivo a 90 nm e tecnologia SOI low-k dielectric su wafer da 300 mm. VIA sostiene che l’uso della tecnologia di IBM le ha permesso di incrementare le prestazioni di un fattore compreso fra il 50% e il 65% e, nello stesso tempo, di ridurre i consumi portandoli ad un massimo di 3,5 watt alla frequenza di 1 GHz.
“Il core C5J Esther consentirà di beneficiare di performance senza precedenti in differenti applicazioni, come ad esempio il video streaming e la cifratura/decifratura dei dati, da dispositivi fanless miniaturizzati”, si legge in un comunicato di VIA.
Il chip adotta un bus di sistema a 800 MHz e supporta le istruzioni multimediali SSE/SSE2. VIA ha detto che la cache L2 sarà più grande di quella che equipaggia le CPU C3, pari a 64 KB, ma non ha specificato la dimensione: è tuttavia lecito attendersi che questa sarà compresa fra 128 e 512 KB, anche se non è escluso l’arrivo, magari più avanti nel tempo, di modelli con cache da 1 MB.
Insieme ai bassi consumi, l’aspetto del C5J su cui VIA ha puntato maggiormente i riflettori è la tecnologia di sicurezza. Il nuovo core integra infatti un generatore di numeri casuali e un motore in grado di accelerare la crittazione RSA e AES e il Secure Hashing (SHA-1 e SHA-256), inoltre adotta la tecnologia Execution Protection (NX): questa, come noto, verrà supportata dal Service Pack 2 per Windows XP allo scopo di proteggere i computer da virus e altri codici malevoli. Già inclusa nei processori AMD64 e nei Pentium 4 Prescott (ma non ancora attivata), la funzione NX verrà utilizzata anche da Transmeta nei suoi processori server Efficeon.
L’algoritmo RSA è il sistema di crittografia a chiave pubblica oggi maggiormente usato ed è sempre più importante per le transazioni di e-commerce che richiedono lo scambio di informazioni confidenziali con siti Web o la verifica dei privilegi d’accesso. La crittografia a chiave pubblica richiede un notevole impiego di risorse di calcolo e di energia per processare i dati, ponendo un problema critico soprattutto per la loro implementazione all’interno dell’elettronica di consumo e dei dispositivi embedded. Il core C5J è dotato di un’istruzione x86 dedicata che esegue la Montgomery Multiplication, un’operazione usata per velocizzare la crittografia RSA, riducendo il carico di lavoro sul processore e aiutando a migliorare le performance generali del sistema durante le transazioni di e-commerce.
Gli algoritmi Secure Hash sono invece usati in crittografia per fornire firme digitali che consentono al ricevente di verificare l’autenticità dell’origine del messaggio. C5J fornisce due funzioni che assistono nella creazione e verifica delle firme digitali attraverso algoritmi embedded on die.
Peter Gutmann, dell’Università di Auckland e autore di “CryptLib”, ha spiegato che il C5J consente di implementare protocolli di sicurezza come IPsec, SSL/TLS e e SSH “senza imporre l’uso di costosi cripto-processori esterni spesso necessari per raggiungere performance accettabili sotto carico”.
Il lancio del nuovo chip di VIA è previsto per il terzo trimestre dell’anno.
Ti potrebbe interessare
21 mag 2004