CPU/ Slot o socket pari non sono

Inventato lo slot si sta generalmente ritornando al socket, un'interfaccia fra scheda madre e CPU in grado, grazie all'integrazione della cache L2 nello stesso chip del processore, prestazioni e ingombri minimi


Nel corso degli anni siamo stati abituati, da parte di Intel, a far nascere insieme a un nuovo processore un nuovo chipset e per gradire un nuovo modo di connettere la CPU al resto del sistema. Erano i tempi del Socket 5 e poi il ben noto Socket 7 che videro sfruttare le proprie connessioni da diversi produttori di CPU a tutto vantaggio della concorrenza e della varietà di scelta per il cliente. Un bel giorno apparve lo Slot 1. Le motivazioni di Intel riguardavano la possibilità di avere a disposizione una connessione esclusiva, la possibilità di utilizzare una cache di secondo livello con maggiore efficienza e velocità e in complesso avere a disposizione una banda dati più larga. L’abbandono del socket riguardava inoltre la difficoltà di gestire il maggior numero di connessioni richieste dal nuovo Pentium II.

Le caratteristiche del nuovo processore Pentium II consistevano, oltre alla generale maggiore efficienza, alla capacità di installare una cache di secondo livello operante a metà della velocità del processore, indipendentemente dalla velocità del bus di sistema, come avveniva per i Socket 7.

I concorrenti di Intel erano stati costretti a rimanere al Socket 7, ma con il nome di Super Socket 7 lo migliorarono, dotandolo di un bus di sistema a 100 MHz. Tuttavia l?aumento di frequenze aveva scavato una buona differenza fra un PII e una CPU Socket 7, e molto dipendeva dalla cache L2.

Ma nel corso del 1999 AMD era riuscita in una operazione semi-rivoluzionaria integrando, nei suoi K6-III, anche la cache di secondo livello, grazie alla miniaturizzazione raggiunta e alle nuove tecnologie che rendevano possibile gestire con efficienza processori con qualche milione di transistor in più. Del resto già il Celeron di Intel aveva di fatto ottenuto dimensioni ridottissime sebbene integrando la cache L2. E allora perché restare sul costoso e ingombrante Slot 1? Perché gestire cache L2 a metà della frequenza quando la si può avere a piena velocità?

Come aveva insegnato il progetto Celeron, più che la sua quantità è importante la velocità e l?efficienza della cache L2, e così il nuovo progetto PIII integra la cache all?interno del chip vero e proprio, e questa opera a piena velocità anziché a metà della frequenza ed è più efficiente malgrado le dimensioni dimezzate.

Ma il ritorno al socket, come ai vecchi tempi, segna l?inaugurazione di un nuovo Socket 370 (come quello del Celeron, ma non compatibile se la mother board non è gestita da uno dei nuovi chipset della serie 800).
Dopo aver bruciato sul tempo il principale concorrente nella corsa verso il gigahertz, AMD si trova a dover gestire processori, velocissimi, ma che adottano cache frenate a frequenze di 1/2 (fino all?Athlon 700), oppure 2/5 (fino al 950) e addirittura di 1/3 per il più veloce della famiglia. Il nuovo PIII, vuoi per il nuovo chipset, vuoi per il nuovo bus a 133 MHz, vuoi per l?eventuale memoria Rambus, ma, soprattutto, per la cache più efficiente, appare in molti benchmark più veloce (il divario a favore dell?uno o dell?altro non è mai eccessivo) rispetto all?Athlon, nelle frequenze più elevate. Ecco quindi, che anche AMD, dopo lo slot A, lancerà il socket A, e produrrà famiglie di Athlon (o derivati come lo Spitfire) con la cache integrata.

La connessione a slot è dunque morta?
Forse non ancora. I sistemi multiprocessore e le applicazioni critiche dove ritorna importante la quantità della cache (server di rete e server Web) continueranno a montare processori su slot (lo slot 2 per Intel e lo slot A+ per AMD) con installate cache anche di 2-4 MB.
Per l?utente medio, invece, appare evidente la scelta di puntare su connessioni a socket. Tuttavia, la longevità di un sistema, di nuovo, appare ridursi e quindi acquistare, in previsione di upgrade futuri, è decisamente utopistico a meno di non seguire la regola che ogni processore è aggiornabile solo con un fratello maggiore e difficilmente con un figlio?


Lo Stot 1 era nato per due fondamentali motivi:
1) permettere a Intel di brevettare un dispositivo di connessione proprietario in modo da impedire agli altri concorrenti di produrre processori sulla stessa architettura di connessione;
2) disporre di una connessione che permettesse di avere una maggiore banda passante e che avesse sufficiente spazio per alloggiare un insieme (processore ? cache di 2° livello) di dimensioni ragguardevoli.

Integrare la cache di secondo livello si è reso necessario sia per stabilire una dimensione standard che per poter adeguare le prestazioni della stessa a quella delle superiore frequenze che via via si avvicendavano. Nei Pentium II il rapporto fra la frequenza di lavoro della cache L2 e il nucleo del processore resta costante, permettendo quindi una certa proporzionalità fra MHz ed efficienza del processore.
AMD e Cyrix erano giocoforza rimaste legate al Socket 7. La cache era alloggiata sulla piastra madre raggiungendo al massimo i 100 MHz con il Super Socket 7.

Ma in realtà le cose erano destinate a cambiare abbastanza alla svelta. Il progredire dei processi di produzione, la miniaturizzazione dei transistor, il calare dei costi, hanno concorso nella gara verso le alte frequenze e le piccole dimensioni dei microprocessori. Le prime hanno portato a una parziale inefficienza della cache L2 (ad esempio Athlon adotta frequenze di 1/2, 2/5 e 1/3 rispetto al core), mentre le seconde hanno permesso di integrare la cache L2 direttamente nel nucleo del processore.

Il nuovo scenario porta a nessun limite pratico e prestazionale verso le alte frequenze (la cache L2 ha sempre piena efficienza) e dimensioni globali più piccole. Questo ha portato nuovamente verso soluzioni socket, più economiche e meno ingombranti, ritornando così all?origine?

Raffaele Galli

La tua email sarà utilizzata per comunicarti se qualcuno risponde al tuo commento e non sarà pubblicato. Dichiari di avere preso visione e di accettare quanto previsto dalla informativa privacy

Chiudi i commenti