Individuati da tastiere biometriche

Procedono gli studi di due ricercatori britannici secondo cui è possibile determinare se l'utente di un sistema è proprio lui analizzando come batte i tasti per riprodurre un codice o una sequenza


Roma – L’idea non è particolarmente originale, originale semmai è il fatto che i due studiosi che vi stanno lavorando sopra sembrano ritenere che effettivamente funzioni. Stiamo parlando delle tecnologie biometriche per l’identificazione di un utente di un sistema informatico attraverso la tastiera o, meglio, attraverso l’uso che ne fa.

Niel White e Niel Henderson dell’ Università britannica di Southampton hanno annunciato la realizzazione di device capaci di registrare e valutare in modo preciso l’uso della tastiera attraverso sensori che analizzano l’uso dei tasti.

L’idea di fondo è che quando si inserisce un proprio numero identificativo o comunque una certa sequenza di tasti, per esempio quella necessaria ad accedere a certe aree riservate, si utilizza uno schema di digitopressione che questi device sarebbero in grado di identificare per autorizzare l’accesso.

A quanto pare i due scienziati hanno studiato le registrazioni di 34 diversi soggetti a cui hanno chiesto di utilizzare un sistema di smart card. Caratteristiche come la durata della digitazione del numero di accesso o la pressione esercitata dalle dita hanno dato vita a misurazioni considerate dai due scienziati come facenti parte di un’onda. Ad ogni soggetto è dunque corrisponda un’onda diversa e univoca che, secondo i due ricercatori, dovrebbe consentirne appunto l’identificazione certa.

Le applicazioni per un sistema di sicurezza di questo tipo vanno soprattutto nella direzione dei sistemi portatili, grazie al fatto che i sensori possono essere incorporati in sottili strati di materiali che possono facilmente essere integrati in PDA, smart card e via dicendo.

Qualcosa di simile e per alcuni versi preoccupante fu annunciato nel 2000 da NetNanny che sperava di identificare attraverso la tastiera un utente, tutto questo per contrastare la pirateria informatica e musicale.

La tua email sarà utilizzata per comunicarti se qualcuno risponde al tuo commento e non sarà pubblicato. Dichiari di avere preso visione e di accettare quanto previsto dalla informativa privacy

  • Anonimo scrive:
    Supercomputer IBM
    IBM resta sempre IBM in fatto di supercomputer, sepcie se con Linux. HP è una pievellina
  • Anonimo scrive:
    Errore nell'articolo
    Per amore di verita', riporto dall'articolo:"Dopo il supporto a Linux, IBM si prepara ad esempio a portare sui propri mainframe la tecnologia di partizionamento, la stessa utilizzata per suddividere un sistema in più server virtuali e fra loro indipendenti."La tecnologia di partizionamento e' nata sui mainframe negli anni 60, e l'attuale z/VM e' certamente la piu' solida, provata e affidabile tecnologia di partizionamento esistente. Dire che IBM si prepara a portarcela ora e' come dire che hanno finalmente deciso di dotare le ferrari di ruote rotonde... Il partizionamento esiste su Z (ma anche P e iSeries) da molto prima che su Intel fosse solo concepito.
    • Anonimo scrive:
      Re: Errore nell'articolo
      - Scritto da: Anonimo
      Per amore di verita', riporto dall'articolo:

      "Dopo il supporto a Linux, IBM si prepara ad
      esempio a portare sui propri mainframe la
      tecnologia di partizionamento, la stessa
      utilizzata per suddividere un sistema in più
      server virtuali e fra loro indipendenti."

      La tecnologia di partizionamento e' nata sui
      mainframe negli anni 60, e l'attuale z/VM e'
      certamente la piu' solida, provata e
      affidabile tecnologia di partizionamento
      esistente. Dire che IBM si prepara a
      portarcela ora e' come dire che hanno
      finalmente deciso di dotare le ferrari di
      ruote rotonde... Il partizionamento esiste
      su Z (ma anche P e iSeries) da molto prima
      che su Intel fosse solo concepito.Non esagerare con la faziosita' :) , perche' il mondo Intel e' nato e ha recuperato lo svantaggio in poco piu' di 30 anni di sviluppo...--------------------[Intel] Founded in 1968 to build semiconductor memory products, Intel introduced the world's first microprocessor in 1971.---------------------Although IBM was incorporated in the state of New York on June 15, 1911 as the Computing- Tabulating- Recording Company (C-T-R), its origins can be traced back to developments at the close of the 19th century. For example, the first dial recorder was invented by Dr. Alexander Dey in 1888, and Dey's business became one of the building blocks of C-T-R--------------------Non mi pare poco come progresso...Se era per la cara mamma IBM, eravamo ancora in architettura SNA con APPL/APPU ed emulatori 3270 e 5250 ... :)Ora invece possiamo scegliere come partizionare i nostri server a piacimento:(win) oppure (linux)Notte!
      • Anonimo scrive:
        Re: Errore nell'articolo
        Beh, io stavo parlando solo dell'aspetto di virtualizzazione, non voleva essere un discorso piu' ampio.Anche se, lo stesso, non mi pare che intel abbia recuperato molto. La tecnologia Intel e' ancora cosi' arretrata che se stacchi o si rompe un processore in un smp il pc si inchioda...Vanno veloci, quello si, ma per il resto... :
  • Adriano Meis scrive:
    Re: che bella scoperta!
    esatto, si sta proprio tornando al vecchio concetto di rete centralizzata, dove i client non saranno altro che stupidissimi terminali. ma in fondo è probabilmente la via migliore, sia dal punto di vista economico, sia come gestione. e inoltre in questo modo si possono evitare una marea di problemi, anche di sicurezza. certo, questo limiterà fortemente la libertà di installare programmi e usare il computer del lavoro a proprio piacimento, ma in teoria non si dovrebbe già poterlo fare.
    bah, non mi pare che ci siamo discostati
    molto dal vecchio ocncetto dei mainframe del
    passato.. l'idea di avere i client con il
    proprio software e risorse hardware
    condivise non e' durata poi tanto e va bene
    solo per lavori di office automation
  • Anonimo scrive:
    Scusate, ma...
    "ed è capace di elaborare 450 milioni di istruzioni al secondo" mi sembrano un po' pochine!Considerando una media di 4 bytes/istruzione, 4*450=1800Mhz. E' un calcolo assolutamente approssimativo e abbastanza inesatto, ma dal quale comunque risulta che è un po' pochino per un mainframe.Errore nell'articolo?:
    • Anonimo scrive:
      Re: Scusate, ma...
      Quanto sei ignorante si tratta di MFI (main frame instructions) che includono la perforazione delle schere, l'iserimento automatico nel lettore e la memorizzazione nella memoria a bolle, poi la stampa dei risultati (sul foglio di carta igienica stile super computer di Goldrake, Mazinga ecc.ecc.):D
    • Anonimo scrive:
      Re: Scusate, ma...

      Considerando una media di 4
      bytes/istruzione, 4*450=1800Mhz. E' un
      calcolo assolutamente approssimativo e
      abbastanza inesatto, ma dal quale comunque
      risulta che è un po' pochino per un
      mainframe.??? come passi da bytes a Hz? perchè dovrebbe caricare un byte per equivalente di ciclo di clock? è un mainframe a 8 bit? esegue una sola istruzione per ciclo di clock?
      • Anonimo scrive:
        Re: Scusate, ma...
        cioè se tu hai 450 pere e le moltiplichi per 4, è OVVIO che ottieni come risultato mille ottocendo mele... :/
        • Anonimo scrive:
          Re: Scusate, ma...
          Esatto! Come dire che un magafono equivale a 10 alla 12 microfoni!
          • Anonimo scrive:
            Tutti a criticare, nessuno che spiega!
            - Scritto da: Anonimo
            Esatto! Come dire che un magafono equivale a
            10 alla 12 microfoni!Tutti bravi a criticare, nessuno che ha voglia di capire il ragionamento del primo scrivente...Cito dal web:http://www.byteman.it/gloss_m.htm-----------------------------------------------------------------MIPS: Acronimo di "Milioni di Istruzioni Per Secondo". I MIPS misurano approssimativamente il numero di istruzioni macchina che un computer può eseguire in un secondo. Istruzioni differenti, però, richiedono tempi diversi di esecuzione e non c'è un metodo standard per misurare i MIPS. Inoltre i MIPS fanno riferimento solamente alla velocità della CPU e non tengono conto che le applicazioni reali risentono di altri fattori, come la velocità dei dispositivi di I/O. Nonostante questi problemi i MIPS danno una idea orientativa sulle prestazioni di un computer. Il vecchio IBM PC/XT, per esempio, lavorava a 0.25 MIPS, mentre i Pentium girano ad oltre 100 MIPS.----------------------------------------------------------- A questa stregua, 450 MIPS del mainframe equivarrebbero a circa 5 Pentium (immagino a 100MHz, all'epoca...).E' chiaro che la notizia e' un po' imprecisa: nel seguente articolohttp://www.isham-research.com/galileo.htmli 450 MIPS sono riferiti al mainframe mono-processore: se la bestiolina scala fino a 32/64, basta moltiplicare.Bisogna pero' pensare che un P4 a 3GHz, ipotizzando una operazione semplice per ciclo di clock, in teoria anch'esso raggiungerebbe i 3000 MIPS, non paragonabili comunque con i 14400/28800 MIPS di una macchina superscalare come il T-Rex (se e' vero... ;-)Avanti il prossimo, sentiamo le vostre opinioni!
          • Anonimo scrive:
            Re: Tutti a criticare, nessuno che spiega!

            A questa stregua, 450 MIPS del mainframe
            equivarrebbero a circa 5 Pentium (immagino a
            100MHz, all'epoca...).mi sa che tu e l'amico del primo post avete una bella confusione in testa "Considerando una media di 4 bytes/istruzione, 4*450=1800Mhz. "Cosa c'entrano i bytes per istruzione e i milioni di istruzioni di operzioni al secondo eseguite con il clock?Un processore moderno esegue le istruzioni in pipeline spezzanole in stadi, quindi mediamente esegue diverse operazioni per ciclo di clock, se vogliamo conoscere il ciclo di clock di un processore in base alle istruzioni che macina per secondo dovremmo dividerle per questo numero, inoltre se per questa operazione prendiamo i MIPS, o i MFLOPS vediamo quante operazioni fanno certe subunità (spesso multiple, il cui n nell'articolo non è riportato) del processore.I 450 milioni di istruzioni per secondo di cui parla l'articolo di PI sono una "unità di misura" assolutamente troppo vaga per cercare di fare un calcolo del genere! Comunque al limite si potrebbe azzardare un numero medio di operazioni per ciclo di clock e dividere le "operazioni al secondo" per tale valore, perchè mai moltiplicarlo per le dimensioni delle istruzioni? Sembra quasi che l'amico del primo post abbia considerato una architettura con bus a 8 bit che carica in 4 cicli di clock una istruzione, che il processore può elaborare singolarmente ma in tempo 0 (fenomenale!), per un totale di 4 cicli di clock per istruzione (molto meno fenomenale), da cui 450 M istruzioni portano alla necessità di avere un clock 4 * 450 MHz. Più che un calcolo approssimativo mi sembra un calcolo preciso su una pseudo architettura completamente assurda e per di più a partire da dei dati assolutamente non sufficienti (come ho detto all'inizio: che istruzioni sono, da quante subunità sono elaborate? ecc...)
            i 450 MIPS sono riferiti al mainframe
            mono-processore: se la bestiolina scala fino
            a 32/64, basta moltiplicare.si, mi sa che hai le idee abbastanza confuse, "basta" seguire una curva che dipende dal tipo di architettura hw e sw con cui si costruisce la macchina, di solito il tutto è così "semplice" che di solito queste curve sono realizzate empiricamente misurando le prestazioni delle diverse configurazioni con più o meno processori.
          • Anonimo scrive:
            Re: Tutti a criticare, nessuno che spiega!
            - Scritto da: Anonimo
            Un processore moderno esegue le istruzioni
            in pipeline spezzanole in stadi,Taglia tu che taglio anch'io...Guarda che il Pentium nel 1995 aveva gia' la pipeline a 5 stadi, serviva per far lavorare al meglio la sua architettura CISC, tant'e' che viene accreditato per OLTRE 100 MIPS: passati i primi 5 cicli di clock, a pipeline piene, con branch prediction funzionante e nessun salto incondizionato alla cavolo nel codice, avevi almeno 1 istruzione eseguita per ciclo di clock, al limite 2 se il codice era stato ottimizzato e compilato appositamente per il Pentium, perche', non dimenticarlo, il Pentium aveva gia' due unita' per il calcolo intero (ovvero 2 486...) e una unita' per la virgola mobile...Peccato poi la lentezza della memoria (erano i tempi dei 60ns) e i ritardi dovuti agli algoritmi di gestione della cache...Se poi aggiungiamo la latenza degli HDD...
            quindi
            mediamente esegue diverse operazioni per
            ciclo di clock,Parliamo di operazioni o di ISTRUZIONI?La somma di n operazioni in una pipeline a n stadi porta comunque all'esecuzione di UNA operazione per ogni unita' di calcolo al secondo, al massimo: il Pentium aveva 2 pipeline a cinque stadi, eseguiva 10 operazioni al secondo e AL MASSIMO due istruzioni al secondo.
            se vogliamo conoscere il
            ciclo di clock di un processore in base alle
            istruzioni che macina per secondo dovremmo
            dividerle per questo numero, inoltre se per
            questa operazione prendiamo i MIPS, o i
            MFLOPS vediamo quante operazioni fanno certe
            subunità (spesso multiple, il cui n
            nell'articolo non è riportato) del
            processore.Ti stai incartando: le subunita' delle pipeline non vengono contate nei MIPS.Un processore con dieci unita' di calcolo interne ,e che lavorano correttamente in sincronia, ha all'incirca gli stessi MIPS di una CPU mono-unita' che corre 10 volte di piu'...
            I 450 milioni di istruzioni per secondo di
            cui parla l'articolo di PI sono una "unità
            di misura" assolutamente troppo vaga per
            cercare di fare un calcolo del genere!A me sembrava solo che il primo scrivente stesse cercando di normalizzare quei MIPS paragonandoli ad una macchina di sua conoscenza.
            Comunque al limite si potrebbe azzardare un
            numero medio di operazioni per ciclo di
            clock e dividere le "operazioni al secondo"
            per tale valore, perchè mai moltiplicarlo
            per le dimensioni delle istruzioni? Sembra
            quasi che l'amico del primo post abbia
            considerato una architettura con bus a 8 bit
            che carica in 4 cicli di clock una
            istruzione, che il processore può elaborare
            singolarmente ma in tempo 0 (fenomenale!),
            per un totale di 4 cicli di clock per
            istruzione (molto meno fenomenale), da cui
            450 M istruzioni portano alla necessità di
            avere un clock 4 * 450 MHz. Mischi operazioni ed istruzioni, cosi' fai confusione tu.


            i 450 MIPS sono riferiti al mainframe

            mono-processore: se la bestiolina scala
            fino

            a 32/64, basta moltiplicare.
            si, mi sa che hai le idee abbastanza
            confuse,Peccato che ho scritto anche "se e' vero...": tagli troppo per essere attendibile.Nessun progettista si attende una retta, una resa lineare all'aumentare delle CPU, soprattutto per applicativi con un deciso Memory e I/O bound.
          • Anonimo scrive:
            Re: Tutti a criticare, nessuno che spiega!
            La conversazione e' interessante, ma poco in topic. Chiunque lavori con uno zSeries vi puo' dire che non esistono metodi per comparare la potenza di uno Z con quella di architetture basate su Intel.Non e' che c'e' troppa differenza, semplicemente non c'e' un confronto che abbia un qualche senso.Non a caso, per sapere che tipo di Z ci vuole per sopportare un certo workload noto su intel bisogna fare varie operazioni di metering, dare i risultati a IBM che ha laboratori specializzati nel capire quanti motori servono per reggere lo stesso tipo di lavoro.Non e' lavoro che possiate fare con qualche moltiplicazione, ne' con ragionamenti piu' sofisticati. :)
          • Anonimo scrive:
            Re: Tutti a criticare, nessuno che spiega!
            - Scritto da: Anonimo
            La conversazione e' interessante, ma poco in
            topic. Chiunque lavori con uno zSeries vi
            puo' dire che non esistono metodi per
            comparare la potenza di uno Z con quella di
            architetture basate su Intel.
            Non e' che c'e' troppa differenza,
            semplicemente non c'e' un confronto che
            abbia un qualche senso.Perfettamente d'accordo quando si parla di sistemi Intel semplici, ma comunque non mi piaceva il tono di scherno che avevano usato nei primi post, per stroncare il primo scrivente senza motivare le loro risposte.Pero' , tirando in ballo gli Unisys ES7000, che raggiungono densita' di 32 Itanium2, supportano clustering a 8 nodi e/o il partizionamento delle CPU su macchine virtuali, ila comparazione si farebbe interessante... ;-)
            Non a caso, per sapere che tipo di Z ci
            vuole per sopportare un certo workload noto
            su intel bisogna fare varie operazioni di
            metering, dare i risultati a IBM che ha
            laboratori specializzati nel capire quanti
            motori servono per reggere lo stesso tipo di
            lavoro.
            Non e' lavoro che possiate fare con qualche
            moltiplicazione, ne' con ragionamenti piu'
            sofisticati. :)Sicuramente, infatti ho specificato che la teoria e' una cosa, la pratica, applicata alle applicazioni di uso reale, un'altra: solo la fase di laboratorio, unita alle simulazioni di carico, puo' dare una buona stima dei requisiti che un sistema deve possedere per erogare transazioni con un determinato livello di performance.Notte a tutti!
Chiudi i commenti