Intel e AMD: eccovi i chip del futuro

Le due rivali si sfidano anche nella ricerca tecnologica, settore chiave nella competizione per la conquista del mercato. Nano-ricerca tesa alle massime velocità e alla riduzione dei consumi
Le due rivali si sfidano anche nella ricerca tecnologica, settore chiave nella competizione per la conquista del mercato. Nano-ricerca tesa alle massime velocità e alla riduzione dei consumi


Roma – La rivalità tra i due grandi del mondo dei processori, Intel e AMD, è sfociata in un testa a testa in occasione del Symposia of VLSI Technology and Circuits 2003 di Kyoto, in Giappone. Al centro di una vera e propria sfida nella ricerca tecnologica la dimensione dei transistor, sempre più piccoli ed efficienti, che permetteranno di proseguire la corsa all’ultravelocità di processo.

Intel ha rivelato nuovi dettagli sui propri transistor “tri-gate”, ossia a tre gate, annunciando di aver anche iniziato il passaggio dalla fase di ricerca alla fase di sviluppo. Con questo nuovo transistor tridimensionale (3D), l’azienda afferma che potrà continuare a confermare la validità della legge di Moore e offrire processori dalla prestazioni più elevate e con minor consumo di energia.

Il gate, che nei transistor tradizionali è unico, funziona essenzialmente come un conduttore e regolatore di elettricità: raddoppiando o triplicando il suo numero è possibile far passare attraverso un transistor più elettricità e, in questo modo, incrementare le prestazioni di un chip.

Non è un caso che i transistor multigate siano considerati materiale di lavoro di primo piano per i più impegnati tra i chipmaker, da IBM a AMD.

I ricercatori Intel sono riusciti a ridurre le dimensioni del transistor tri-gate (misurate in base alla lunghezza del gate) da 60 a 30 nanometri (nm). I transistor con un gate più piccolo si accendono e spengono più velocemente, aumentando in questo modo le prestazioni dei microprocessori.

“Le nostre ricerche più recenti, le caratteristiche eccellenti di scalabilità, prestazioni e facilità di produzione del transistor tri-gate, indicano che entreremo in produzione addirittura nel 2007, ancora prima della tecnologia di processo a 45 nm”, ha affermato Sunlin Chou, senior vice president e general manager del Technology and Manufacturing Group di Intel. “Questi risultati pongono le strutture dei transistor 3D non planari tra le innovazioni più promettenti della nanotecnologia, che useremo per aumentare la scalabilità del silicio e confermare la Legge di Moore nel futuro”.

Per il transistor tri-gate Intel utilizza una nuova struttura 3D del gate, una specie di piastra sollevata con lati verticali, che consente l’invio dei segnali elettrici lungo la superficie superiore del gate del transistor e lungo entrambe le pareti laterali. Oltre che garantire maggiori performance, il chipmaker di Santa Clara afferma che la struttura dei transistor tri-gate risolve il problema della dispersione di corrente elettrica, più che mai avvertito nel settore a causa delle dimensioni sempre più ridotte dei dispositivi CMOS.

Intel è già passata dalla fase di ricerca a quella di sviluppo, e sono stati prodotti con successo dei dispositivi sperimentali nell’impianto di produzione di wafer da 300 mm situato a Hillsboro, Oregon (Fab D1C).

AMD, però, non è rimasta a guardare.


I ricercatori di AMD hanno infatti annunciato di aver dato vita a due nuove famiglie di transistor. La prima basata sulle tecnologie fully-depleted Silicon-on-Insulator (FDSOI) e PMOS (P-channel metal-oxide semiconductor), la seconda basata sulle tecnologie Strained-Silicon e metal gate.

In entrambi i casi, AMD afferma che i propri transistor forniscono prestazioni da record rispetto alla precedente generazione di transistor basata sulle stesse tecnologie: in particolare, il guadagno in termini di performance si spingerebbe fino al 30% per i primi e fra il 20% e il 25% per i secondi.

La tecnologia FDSOI consiste nel costruire un transistor all’interno di uno strato sottilissimo di silicio posto su di uno strato di uno speciale materiale isolante.
Con la tecnologia Strained Silicon, che come la SOI è stata sviluppata da IBM, si basa su di un processo di “stiramento” della distanza fra gli atomi di silicio, una tecnica che consente di velocizzare il passaggio del flusso di elettroni all’interno dei transistor e incrementare così le prestazioni dei chip diminuendo, nell’egual tempo, il consumo di energia.

I transistor metal gate, ossia con gate metallici (in nichel) al posto dei tradizionali in polisilicio, permettono invece di aumentare in modo notevole le prestazioni dei transistor migliorando il flusso di corrente elettrica nel transistor stesso.

Il chipmaker di Sunnyvale afferma che queste tecnologie potranno essere adottate in congiunzione con l’introduzione del processo produttivo a 65 nm, previsto per il 2005.

Link copiato negli appunti

Ti potrebbe interessare

15 06 2003
Link copiato negli appunti