Intel raddoppia i core nel 2007

Il big di Santa Clara conta di lanciare i suoi primi chip quad-core tra circa un anno, in linea con la roadmap del principale concorrente. Entro il decennio previsti processori a 8 e 10 core
Il big di Santa Clara conta di lanciare i suoi primi chip quad-core tra circa un anno, in linea con la roadmap del principale concorrente. Entro il decennio previsti processori a 8 e 10 core


Santa Clara (USA) – Intel sembra decisa a marcare la propria avversaria in modo sempre più stretto. Se lo scorso mese AMD ha infatti rivelato l’intenzione di lanciare il suo primo processore a quattro core, negli scorsi giorni Intel ha fissato il debutto di un chip analogo proprio nello stesso periodo.

Il primo processore quad-core del chipmaker di Santa Clara, noto con il nome in codice Clovertown , è stato progettato per i server dotati di due socket, dunque in grado di ospitare fino ad 8 core (2 processori x 4 core ciascuno). Questo chip sarà seguito da vicino dal preannunciato Tigerton , un processore di fascia alta capace di supportare sistemi a quattro socket (16 core).

Nel corso di una recente conferenza, il CTO di Intel Justin Rattner ha già mostrato in funzione un sistema basato su due processori Clovertown. Il dirigente ha ribadito che incrementando il numero di core è possibile migliorare il rapporto tra le performance e i consumi energetici.

Entro la fine dell’attuale decennio Intel prevede di commercializzare chip a 10 core, mentre fra 10 anni Rattner sostiene che sarà possibile, almeno in linea teorica, integrare centinaia di core in un solo chip o package.

Molti esperti sottolineano come i primi processori quad-core di Intel saranno ancora basati sull’attuale e ormai antiquato front-side bus: questo fatto, unito alla mancanza di un controller di memoria integrato, potrebbe rappresentare un serio collo di bottiglia per la comunicazione tra i core. Il problema potrebbe trovare soluzione non prima del 2008, quando Intel introdurrà una nuova interfaccia di comunicazione seriale ad alta velocità che connetterà ciascun core direttamente al chipset. Questa soluzione, chiamata CSI, è stata studiata per competere con il bus HyperTransport e il controller di memoria su die adottati dai processori Opteron di AMD.

L’architettura multi-core alla base di Clovertown e Tigerton verrà utilizzata da Intel anche per due futuri successori di Core Duo, Merom e Conroe .

Link copiato negli appunti

Ti potrebbe interessare

12 02 2006
Link copiato negli appunti