Con oltre un anno di ritardo rispetto alla tabellina di marcia prevista inizialmente, l’erede del bus PCI (Peripheral Component Interconnect) si appresta finalmente a seguire la via del mercato.
Questo sarà infatti l’anno in cui alcune delle più grandi firme di PC, fra cui i tre membri promotori della tecnologia PCI-X, commercializzeranno sistemi dotati del nuovo bus. Il primo chipset PCI-X è stato recentemente sviluppato e messo in commercio da IBM, mentre Compaq lo scorso mese ha annunciato il rilascio dei primi prototipi di PC equipaggiati con la nuova tecnologia, sistemi che dovrebbero far capolino sul mercato poco prima della metà dell’anno.
Il PCI-X rappresenta la più importante evoluzione del bus PCI, uno standard quest’ultimo introdotto nel 1992 con lo scopo di rimpiazzare la vetusta interfaccia ISA (Industry Standard Architecture). L’architettura del nuovo bus è stata progettata dal PCI Special Interest Group (PC SIG), un consorzio guidato da Compaq e fra i cui membri del consiglio di amministrazione troviamo 3Com, Adaptec, AMD, Gateway, IBM, Intel, Phoenix Technologies e Texas Instruments.
Dalla sua prima apparizione ad oggi il bus PCI non è cambiato poi molto nella sostanza: si tratta sempre dello stesso canale dati a 32 bit e 33 MHz di clock capace di offrire una banda passante di 133 MB/s. E se per quei tempi, epoca del 486, il PCI fu un bel salto in avanti rispetto agli 8 MHz ed ai 16 bit del bus ISA, oggi appare quanto mai obsoleto.
Per risolvere almeno in parte il problema dell’insufficiente banda passante, problema ulteriormente aggravato dall’arrivo delle prime schede grafiche 3D, nel ’96 Intel sviluppò l’AGP, un bus (meglio definito come “porta”) indipendente che collega la scheda video a processore e memoria. Slegando la sottosezione video dal resto del traffico dati l’AGP ha permesso al bus PCI di riprendere fiato e resistere ancora qualche anno in attesa del suo successore.
In realtà non è del tutto vero che il bus PCI si sia mantenuto, come in origine, a 33 MHz. La sua ultima revisione, la 2.2, supporta infatti 66 MHz di clock e 64 bit (portando dunque la banda passante a 533 MB/s), ma fin dal suo rilascio, avvenuto nel 1998, è stata relegata alla fascia dei server: il motivo va ricercato principalmente nel maggiore costo di produzione dei chipset a 66 MHz e nella tribolata standardizzazione di queste specifiche.
Le più recenti schede madri per PC desktop adottano un’interfaccia PCI 2.2, ma lasciano inalterate le specifiche del bus che rimane, come nelle precedenti versioni, a 33 MHz e 32 bit.
PCI-X arriva sul mercato nove anni dopo il PCI 1.0 e ne costituisce non una semplice revisione, ma la più importante evoluzione. PCI-X guarda avanti e mira a soddisfare le esigenze di banda passante delle nuove applicazioni multimediali e delle interfacce verso le memorie di massa come l’ATA-100 e Serial ATA.
PCI-X adotta un clock di 133 MHz ed un’interfaccia a 64 bit. Se consideriamo il PCI 2.2 da 66 MHz l’incremento di performance è esattamente doppio, ma se consideriamo il tradizionale bus da 33 MHz e 32 bit che equipaggia praticamente tutti i PC oggi in circolazione, la banda offerta è quasi 10 volte superiore.
Caratteristica fondamentale del PCI-X è quella di mantenere la piena compatibilità con le interfacce e le periferiche attuali: questo significa che la nosta bella scheda sonora PCI (per fare un esempio) potrà ancora essere utilizzata sul nuovo bus e, viceversa, le nuove schede progettate per PCI-X potranno ancora essere installate sulle vecchie motherboard. L’unico limite attuale è rappresentato dall’utilizzo contemporaneo di periferiche in standard PCI e PCI-X: in questo caso infatti la velocità dell’intero canale dati si adegua a quella del dispositivo più lento, di 33 o 66 MHz. Questo problema in realtà potrebbe essere aggirato dividendo il bus in più segmenti autonomi (PCI-X ne supporta fino a 256), una soluzione che starà ai produttori di schede madri valutare conveniente oppure no.
Quello che rende PCI-X un salto generazionale rispetto all’attuale bus PCI non è solo la forza bruta, ovvero i megahertz, ma tutta una serie di accorgimenti e migliorie che hanno permesso un’ottimizzazione della banda passante e un’alta tolleranza agli errori. Questo lo si è ottenuto lavorando molto sul protocollo di segnalazione, ora di tipo “register-to-register”, e introducendo quattro tecnologie chiave:
– Attribute Phase
– Split Transactions
– Reduction in Clock Cycle Usage
– 128-bit Standard Block Size
Non mi dilungherò troppo sulla loro esplicazione, limitandomi a spiegare per sommi capi le migliorie che introducono nella gestione del bus rispetto allo standard attuale.
L’Attribute Phase è di certo la più importante di queste tecnologie e permette di tracciare i dati attraverso il bus, ottimizzare la coda delle richieste e incrementare il parallelismo. Ogni transazione all’interno del bus ha infatti un campo di 36 bit che contiene informazioni relative al luogo di inizio della transazione, l’ordine d’inserimento di cui necessita, la dimensione e la richiesta o meno del “cache snooping”, ovvero della scansione della cache della CPU.
La funzione Split Transactions mira invece ad aumentare il multi-tasking delle transazioni permettendo ad un dispositivo in attesa di dati da una certa origine di trattare qualsiasi altra richiesta proveniente da altri dispositivi. L’attuale architettura PCI permette infatti ad un dispositivo di “occuparsi” di una sola richiesta per volta, interrompendo l’elaborazione di nuovi dati finché non abbia finito la transazione con il suo attuale interlocutore.
La Reduction in Clock Cycle Usage è una tecnica che consente al PCI-X di minimizzare i cosiddetti “wait states”, ovvero quei cicli a vuoto che un dispositivo deve attendere prima di ricevere un segnale da un’altra periferica. Come abbiamo visto questo scopo lo si è già in parte ottenuto grazie alla funzione Split Transactions, ma un altro metodo consiste nel rimuovere temporaneamente dal bus tutte quelle periferiche che non sono pronte per spedire i loro dati: in questo modo è possibile massimizzare la banda totale sul bus ed eliminare cicli di attesa liberando il bus per altre transazioni.
L’ultima tecnica, la 128-bit Standard Block Size, consente di avvalersi di blocchi di dati standard di 128 bit, una dimensione ad esempio congeniale ai chip IA-64 di Intel: questo permette di sfruttare al meglio l’architettura delle nuove CPU consentendo un’elaborazione più rapida dei dati.
Come si è detto in precedenza PCI-X migliora notevolmente anche la gestione e la correzione degli errori nel flusso dei dati. Nelle specifiche del nuovo bus sono infatti presenti nuove e più potenti istruzioni in grado di interpretare e gestire tutte le eccezioni e gli errori che si possono verificare sul bus.
Per avvalersi di queste nuove capacità, celate sotto il nome di Enhanced Parity Error Management, il sistema operativo dovrà implementare dei driver che attivino tali funzioni e consentano di prendere provvedimenti prima che possa verificarsi un danno irreversibile. PCI-X è dunque in grado, in caso di errore, di informare l’utente, ritrasferire la porzione di dati danneggiata, resettare il dispositivo o spegnerlo del tutto prima che accada il peggio: in questo caso per riattivare il dispositivo “che fa i capricci” occorre riavviare il computer.
Un’altra caratteristica molto interessante del PCI-X è l’implementazione della tecnologia PCI Hot Plug a cui Compaq sta lavorando da alcuni anni e che ora può trovare pieno compimento in PCI-X. La funzione Hot Plug, già presente nei server di fascia alta, consente la sostituzione “a caldo” di schede PCI senza la necessità di spegnere o riavviare il computer.
PCI-X arriva sul mercato quest’anno, ma la sua diffusione non sarà rapidissima, specie sul mercato desktop, dove le prime schede madri con soluzioni ibride PCI/PCI-X saranno presentate con tutta probabilità non prima della metà 2002.
Ti potrebbe interessare
7 gen 2001