IBM realizza il primo chip con tecnologia a 0,7 nanometri

IBM realizza il primo chip con tecnologia a 0,7 nanometri

IBM ha svelato il primo chip realizzato con tecnologia a 0,7 nanometri (7 angstrom) sfruttando l'architettura nanostack (versione 3D dei nanosheet).
IBM realizza il primo chip con tecnologia a 0,7 nanometri
IBM ha svelato il primo chip realizzato con tecnologia a 0,7 nanometri (7 angstrom) sfruttando l'architettura nanostack (versione 3D dei nanosheet).

IBM ha annunciato una nuova architettura che consente di integrare oltre 100 miliardi di transistor in un chip grande come un’unghia. L’architettura, denominata nanostack, ha permesso di utilizzare una tecnologia di processo a 0,7 nanometri (7 angstrom). A titolo di confronto, un globulo rosso umano è largo circa 7.000 nanometri, quindi è 70.000 volte più grande.

Dal nanosheet al nanostack

IBM ha introdotto l’architettura nanosheet nel 2017. La seconda generazione è stata annunciata nel 2021. A differenza dei transistor FinFET, dove il gate copre tre lati del canale di silicio, il gate nei transistor nanosheet avvolge tutti i lati, quindi l’architettura viene anche denominata GAA (Gate-All-Around). Oggi quasi tutti i transistor a 2 e 3 nanometri sono GAA.

L’architettura nanostack è in pratica la versione 3D dei nanosheet. I transistor a 0,7 nanometri sono impilati e sfalsati verticalmente creando una struttura multilivello e raddoppiando la densità rispetto ai transistor nanosheet a 2 nanometri. Ogni transistor ha 3 nanosheet con spessore di circa 5 nanometri (15 righe di atomi di silicio). Il nuovo design ha permesso di incrementare le prestazioni fino al 50% e l’efficienza energetica fino al 70% rispetto ai chip a 2 nanometri.

IBM FinFET, nanosheet e nanostack

Questo risultato è stato ottenuto con l’uso della litografia High NA EUV (High Numerical Aperture Extreme Ultraviolet) sviluppata dall’olandese ASML, leader mondiale del settore. IBM stima che la produzione di massa dei chip a 0,7 nanometri con architettura nanostack inizierà entro i prossimi 5 anni. Secondo l’azienda statunitense, la tecnologia nanostack consentirà di ridurre la dimensione dei transistor fino a 0,1 nanometri entro il 2040.

Fonte: IBM
Link copiato negli appunti

Ti potrebbe interessare

Pubblicato il
26 giu 2026
Link copiato negli appunti